Режимы адресации
Операнды команд могут быть как регистрами, так и ячейками памяти. Некоторые архитектуры, например, РDР-11 и VАХ допускают произвольное сочетание регистров и ячеек памяти в одной команде. В других архитектурах, например, в х86 и МС68000 только один операнд команды может размешаться в памяти, а второй всегда обязан быть регистром. У RISC - процессоров арифметические операции разрешены только над регистрами, а для обращений к памяти выделены специальные команды LD (LOAD, загрузить) и ST (STORE, сохранить).
В зависимости от подхода, применяемого в конкретной системе команд, архитектуры подразделяются на память-память, регистр-память и регистр-регистр.
Архитектура регистр-регистр привлекательна тем, что позволяет сделать длину команды фиксированной и за счет этого упростить работу дешифратора и логики предварительной выборки команд.
При небольшой длине адреса этим преимуществом обладают и архитектуры регистр-память.
Процессоры с большим адресным пространством и архитектурами память-память и регистр-память вынуждены иметь команды переменной длины.
По мере роста адресного пространства адресные поля команд, обращающихся к памяти, занимают все большую долю кода. Это является дополнительным стимуломк замене обращений к памяти на обращения к регистрам.
В зависимости от режима адресации, адрес операнда может вычисляться различными способами, с учетом значений одного или нескольких регистров, и как с использованием адресного поля, так и без него. Большинство современных процессоров поддерживает многочисленные режимы адресации.
предыдущаяследующая