Способы организации виртуальной памяти
Регистр IDTR содержит информация для доступа к таблице прерываний IDT. Управляющий регистр CR0 содержит целый ряд блоков которые управляют режимом работы микропроцессора. Самый младший бит этого регистра Protect Enableопределяет режим работы. Если PE равен 0 – это реальный режим, если 1 – защищенный. Старший бит этого разряда Paging, определяет включен (PG=1) или нет (PG=0) режим страничного преобразования адресов. Регистр CR2 содержит адрес подпрограммы, которая вызывается, если происходит обращение к отсутствующей странице. Для выполнения эффективной и надежной работы вычислительной системы в !!! режиме необходимо выполнение двух требований:
1) наличие у каждого процесса собственного (локального) адресного пространства непересекающегося с адресными пространствами других задач
2) Наличие общего разделяемого адресного пространства, поэтому в микропроцессоре i80*86 реализован сегментный способ распределения памяти. Кроме этого, в этих микропроцессорах может быть и страничная организация памяти. Каждый сегмент описывается дескриптором сегмента в котором указывется базовый адрес сегмента, размер сегмента, права доступа и некоторая другая информация. Локальный адрес пространства процесса определяется через таблицу Local Descriptor Table.
Общее или глобальное адресное пространство определяется через другую таблицу Global Descriptor Table.
Заполнение этих таблиц и их модификацию осуществляет операционная система. При переключении микропроцессора в защищенный режим он совершенно иначе, чем в реальном режиме вычисляет физические адреса команд и операндов. Прежде всего содержимое сегментных регистров интерпретируется не как адрес начала сегмента, а как номер соответствующего сегмента. Поэтому сегментные регистры даже называются селекторами сегмента. При этом каждый сегментный регистр разбивается на три поля.
|
15 |
|
|
|
|
|
|
|
2 |
1 |
0 |
|
index (номер сегмента) |
|
|
IT |
|
|
|||||
|
|
|
|
|
|
|
|
|
|
RPL |
|